Cyclone V E Video Development System
Cyclone V Eビデオ開発システムは、高性能で費用対効果の高いビデオアプリケーションに最適なビデオ処理プラットフォームです。 Cyclone®V E開発キットは、多くの市場およびアプリケーションに包括的な汎用開発プラットフォームを提供します。 DDR3とLPDDR2メモリの複数のバンクで、このキットは広帯域ビデオ処理のための理想的な低コストプラットフォームを提供します。その他の機能には、LCD文字表示、LED、ユーザースイッチ、USBおよびRJ-45コネクタがあります。
同梱パッケージのDVI-HSMCドーターカード部分により、開発者は最大1600 x 1200の解像度をサポートできる高品質で高解像度のビデオ信号にアクセスできます。ソースコード付きの完全なDVIビデオコントローラデザインが提供されています。
Terasicは、ハイエンドビデオ、イメージング、およびマルチメディア製品における強力な設計の専門知識で、ビデオ処理開発をターゲットとしたビデオ開発パッケージを提供しています。このプラットフォームを使用すると、VIP(アルテラのVideo and Image Processing Suite MegaCoreファンクション)を組み込んだ高度な画像処理デザインを体験することもできます。
アルテラCyclone V Eビデオ開発システム
注目のデバイス:
- サイクロンV E FPGA - 5CEFA7F31C7NES
- サイクロンV E FPGA - 5CEFA7F31C7NES
- MAX II CPLD - EPM240M100I5N(内蔵USBブラスターII)
構成
- オンボードUSB-Blaster™IIケーブル(USB、PHY、Max®V CPLD)
- JTAGヘッダーを介したJTAGダイレクト
メモリードライバ
- 300 MHzのDDR3 x 32(ソフトメモリコントローラ)
- LPDDR2 x 16(ソフトメモリコントローラ)
- フラッシュ(512 Mb)
- SSRAM(18メガバイト)
- EEPROM(64キロバイト)
一般ユーザー入出力
- ユーザー制御
- 4つの押しボタン
- 5つのLED
- 4つのDIPスイッチ
- 2倍リセット(CPUリセット、Dev Clear)
- LCD:キャラクターLCD(16×2)
コンポーネントとインターフェース
Quartus®IIデザイン・ソフトウェア情報
- Quartus II Web Editionソフトウェア
テラシックDVI-HSMCカード
デジタル送信機
- 単一の送信ポートを持つ1つのDVIトランスミッタ
- デジタルビジュアルインターフェイス(DVI)準拠
- VGAからUXGAまでの解像度をサポート(25 MHz - 165 MHzピクセルレート)
- ユニバーサルグラフィックスコントローラインタフェース
- 12ビット、デュアルエッジおよび24ビット、シングルエッジ入力モード
- 調整可能な1.1 V〜1.8 Vおよび標準3.3 V CMOS入力信号レベル
- 完全差動およびシングルエンド入力クロックモード
- Intel™81xチップセットと互換性のある標準のIntel 12ビットデジタルビデオポート
- 強化されたPLLノイズ耐性
- システムコストを削減するためのオンチップレギュレータおよびバイパスコンデンサ
- ジッタ性能の向上
- HSYNCジッタ異常なし
- 無視できるデータ依存ジッタ
- I²Cシリアルインタフェースを使用してプログラム可能
- 3.3 V単電源動作
デジタル受信機
- 単一の受信ポートを備えた1つのDVIレシーバー
- UXGA解像度(最大165 MHzの出力ピクセルレート)をサポート
- デジタルビジュアルインターフェイス(DVI)仕様準拠
- 1クロックあたり1または2ピクセルでトゥルーカラー、24ビット/ピクセル、16.7M色
- 最適固定インピーダンス整合のためのレーザトリミング内部終端抵抗
- 4倍オーバーサンプリング
- タイムスタガピクセル出力を使用したグランドバウンスの低減
- TI PowerPAD™パッケージを使用した、最小のノイズと最良の消費電力
Documents
Cyclone V E FPGA Development Kit User Guide (PDF) |
|
|
2013-01-08 |
|
Cyclone V E FPGA Development Board Reference Manual (PDF) |
|
|
2013-01-08 |
|
CD-ROM
DVI Combo CD-ROM |
|
|
2013-02-01 |
|
Kit installation |
|
|
2013-01-08 |
|
Please note that all the source codes are provided "as-is". For further support or modification, please contact Terasic Support and your request will be transferred to Terasic Design Service.
More resources about IP and Dev. Kit are available on Intel User Forums.
<